名称

altera_jtag_uart — Altera JTAG UART Core のためのドライバ

書式

device altera_jtag_uart

/boot/device.hints の中は、次の通りです:
hint.altera_jtag_uart.0.at="nexus0"
hint.altera_jtag_uart.0.maddr=0x7f000000
hint.altera_jtag_uart.0.msize=0x40
hint.altera_jtag_uart.0.irq=0
hint.altera_jtag_uart.1.at="nexus0"
hint.altera_jtag_uart.1.maddr=0x7f001000
hint.altera_jtag_uart.1.msize=0x40

解説

altera_jtag_uart デバイスドライバは、JTAG で運ばれる複数の UART のようなストリームを許可する、 Altera JTAG UART コアのためのサポートを行います。 altera_jtag_uart によって、直接カーネルの入力と出力のために使用される、低レベルのコンソールインタフェースと ttys(5) と login(1) で使用される、 tty(4) レイヤ (層) の両方に JTAG UART ストリームをアタッチすることができます。シーケンシャル Altera JTAG UART デバイスは、 ttyu0, ttyu1 などとして現われます。

ハードウェア

管理ホストで --instance 引数を使用して選択されたインスタンスで Altera's nios2-terminal を使用して、Altera JTAG UART デバイスを接続することができます。 altera_jtag_uart は、接続された割り込みラインで、またはラインなしで JTAG UART コアをサポートしています。 device.hints エントリの irq 部分が省略されるなら、ドライバは、割り込みを設定するのではなく、ポーリングを行います。

関連項目

login(1), tty(4), ttys(5) Altera Embedded Peripherals IP User Guide, Altera Corporation, http://www.altera.com/literature/ug/ug_embedded_ip.pdf, June 2011.

歴史

altera_jtag_uart デバイスドライバは、 FreeBSD 10.0 ではじめて登場しました。

作者

altera_jtag_uart デバイスドライバとこのマニュアルページは、 DARPA CRASH 研究プログラムの一環として、 DARPA/AFRL 契約 (FA8750-10-C-0237) (“CTSRD”) の下で SRI International と University of Cambridge Computer Laboratory によって開発されました。このデバイスドライバは、 Robert N. M. Watson によって書かれました。

バグ

altera_jtag_uart は、受信する終了点がないイベントで、フロー制御を無効にするために JTAG が存在するとき、検出するために動的にポーリングしなければなりません。そうでなければ、ブートは、アタッチされる JTAG クライアントのためのウェートをハングし、JTAG UART デバイスにアタッチされたユーザプロセスは、無制限にブロックするかもしれません。しかしながら、いったん JTAG が失われたことが検出されれば、出力バッファをフラッシュする方法はありません。これは、少量の古い出力データが接続されるとき、 nios2-terminal によって表示され、出力バッファに残ることを意味します。 JTAG の損失は、めったに望ましい振る舞いではないので、ハングアップインベトを生成しません。

nios2-terminal は、生のモードのクライアント側の TTY を置かないので、デフォルトで、すべての制御文字を UART へ渡すとは限りません。