EN JA
TBLGEN(1)
TBLGEN(1) LLVM TBLGEN(1)

名称

tblgen - C++ コード生成プログラムへのターゲット記述

書式

tblgen [ options] [ filename]

解説

 
tblgen は、ターゲット記述 ( .td) ファイルから LLVM ターゲットライブラリの定義に含むことができる C++ コードに変換されます。 LLVM のほとんどのユーザは、このプログラムを使用する必要はありません。それは、LLVM ターゲットバックエンドを書くことを補助するだけです。
 
tblgen の入力と出力は、この短い紹介の範囲を超えています。 ../TableGenFundamentals を参照してください。
 
filename 引数は、入力として読み込むためのターゲット記述 (Target Description) ( .td) の名前を指定します。

オプション

-help
コマンドラインのオプションの概要を印刷 (表示) します。

-o filename
出力ファイル名を指定します。 filename- であるなら、 tblgen は、出力を標準出力に送ります。

-I directory
インクルードするための他のターゲット記述ファイルを見つける場所を指定します。 directory 値は、ターゲット記述ファイルを含むディレクトリへのフルまたは部分的なパスであるべきです。

-asmparsernum N
-gen-asm-parser でアセンブリライタ (writer) 番号 0

-asmwriternum N
-gen-asm-writer でアセンブリライタ (writer) 番号 N を発行します。

-class className
このクラスのための列挙リストを印刷します。

-print-records
標準出力 (デフォルト) にすべてのレコードを印刷します。

-print-enums
クラスのために列挙値を印刷します。

-print-sets
DAG exprs をテストするための拡張セットを印刷します。

-gen-emitter
マシンコードエミッタ (emitter) を生成します。

-gen-register-info
レジスタとレジスタクラス情報を生成します。

-gen-instr-info
命令記述を生成します。

-gen-asm-writer
アセンブリライタ (writer) を生成します。

-gen-disassembler
逆アセンブラを生成します。

-gen-pseudo-lowering
疑似命令低下 (lowering) を生成します。

-gen-dag-isel
DAG (Directed Acycle Graph) 命令セレクタを生成します。

-gen-asm-matcher
アセンブリ命令マッチャ (matcher) を生成します。

-gen-dfa-packetizer
VLIW ターゲットのための DFA Packetizer を生成します。

-gen-fast-isel
"速い"命令セレクタを生成します。

-gen-subtarget
サブターゲット列挙を生成します。

-gen-intrinsic
固有の情報を生成します。

-gen-tgt-intrinsic
ターゲット固有の情報を生成します。

-gen-enhanced-disassembly-info
増強された逆アセンブリ情報を生成します。

-version
このプログラムのバージョン番号を表示します。

終了ステータス

tblgen が成功するなら、0 で終了します。そうでなければ、エラーが発生するなら、0 以外の値で終了します。

作者

LLVM Team (http://llvm.org/) によってメンテナンスされています。

COPYRIGHT

2003-2013, LLVM Project
2013-04-11 3.3